仕事NoT-ES25-0948744

時給3000円！Vivadoを用いたFPGA開発★Verilog/VHDL＜基本在宅＞

大手通信機器メーカーグループでのお仕事です！Vivado使用、PS/PL間のDDR回路実装の経験をお持ちの方、お問合せ下さい！安心&安定の長期のオシゴト♪オサイフも喜ぶ！社食利用で節約ランチ♪ご本人負担が約4割でとってもお得なパナソニック健保にご加入頂けます！

仕事内容
Vivadoを用いたFPGA開発(SoC、Verilog、VHDL)
Zynq UltraScale+ MPSoCを用いた開発を担当いただきます！◆PS/PL協調設計（AXIインターフェース、DDRアクセス）◆Block Design構築、端子配置、制約設定、ロジック設計◆PS側制御（初期化、レジスタ設定、DMA転送）◆合成/タイミング解析、検証評価、付随するドキュメントの作成【環境】Zynq UltraScale+ MPSoC、Vivado、Verilog、VHDL